DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2005 EPO. All rts. reserv.

13601110

Basic Patent (No,Kind,Date): JP 9074204 A2 19970318 <No. of Patents: 002>

INDICATION DRIVING DEVICE (English)

Patent Assignee: CASIO COMPUTER CO LTD Author (Inventor): MOROSAWA KATSUHIKO

IPC: *H01L-029/786; G02F-001/1345; G02F-001/136; G09G-003/36; H01L-021/336

Derwent WPI Acc No: *G 97-233576; G 97-233576

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 9074204 A2 19970318 JP 95251805 A 19950904 (BASIC)

JP 3514002 B2 20040331 JP 95251805 A 19950904

Priority Data (No,Kind,Date):

JP 95251805 A 19950904

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

05459404

Image available

INDICATION DRIVING DEVICE

PUB. NO.:

09-074204 [JP 9074204 A]

PUBLISHED:

March 18, 1997 (19970318)

INVENTOR(s): MOROSAWA KATSUHIKO

APPLICANT(s): CASIO COMPUT CO LTD [350750] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

07-251805 [JP 95251805]

FILED:

September 04, 1995 (19950904)

INTL CLASS:

[6] H01L-029/786; G02F-001/1345; G02F-001/136; G09G-003/36;

H01L-021/336

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment); 44.9 (COMMUNICATION --

Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS -- Metal

Oxide Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion

Implantation)

ABSTRACT

PROBLEM TO BE SOLVED: To provide an indication driving device with which power consumption can be decreased by a method wherein the leakage current of a transistor is made small while the increase in circuit area is being suppressed.

SOLUTION: On a CMOS inverter circuit 21 composed of p-MOS transistor 22 and 23 and n-MOS transistor 24 and 25, the source or the drain of the p-MOS transistor 22 and 23 and the n-MOS transistors 24 and 25 are connected in series between a power source (Vdd) and a grounding (GND), the gate electrodes 31 and 32, which are located on the transistors 22 to 25, are connected with each other and they are used common. By the adoption of the CMOS inverter circuit 21 of said dual gate structure to the final stage of the transistor of a liquid crystal driving circuit, for example, the channel length of the transistor is divided in short, the leakage current of the transistor is reduced by the dispersion of the field strength of the P-N junction part of each transistor, and the increase in circuit area can be suppressed.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-74204

(43)公開日 平成9年(1997)3月18日


(51) Int. Cl. 6	識別記号		FI				
H01L 29/786			HO1L	29/78	612	В	
G02F 1/1345			G02F	1/1345			
1/136	500			1/136	500		
G09G 3/36			G09G	3/36			
H01L 21/336			HO1L	29/78	613	A	
		審査請求	未請求	請求項の数 6	F D	(全12頁)	最終頁に続く
(21)出願番号	特顯平7-251805		(71)出	顧人 0000014	43		
				カシオ計	算機株	式会社	•
(22)出顧日	平成7年(1995)9月4日		東京都新		f宿区西新宿2丁目6番1号		
			(72)発	明者 両澤 亨	范彦		
				東京都方	(王子市	石川町2951都	番地 5 カシオ
				計算機构	未式会社	八王子研究所	所内
			1	- <u> </u>			

(54)【発明の名称】表示駆動装置

(57)【要約】

【課題】 回路面積の増加を最小限に抑えつつ、トランジスタのリーク電流を小さくして、消費電力を低減することができる表示駆動装置を提供する。

「解決手段」 pMOSトランジスタ22、23とnMOSトランジスタ24、25とで構成されたCMOSインパータ回路21は、電源(Vdd)とグラウンド(GND)との間にpMOSトランジスタ22、23とnMOSトランジスタ24、25のソースもしくはドレインを直列に接続し、トランジスタ22~25までのゲート電極31、32同士を接続して共通化している。このようなデュアルゲート構造のCMOSインバータ回路21を、例えば、液晶駆動回路の最終段のトランジスタに採用することにより、トランジスタのチャネル長が短く分割され、個々のトランジスタのPN接合部分の電界強度が分散された結果、トランジスタのリーク電流が減少するとともに、回路面積の増大を抑えることができる。



【特許請求の範囲】

【請求項1】表示部に所定の駆動電圧を印加して表示制 御を行う表示駆動回路を備えた表示駆動装置であって、 前記表示駆動回路の少なくとも最終段に使用される各ト ランジスタをそれぞれ複数個のトランジスタに分割し、 該複数個のトランジスタのソースもしくはドレインを直 列に接続するとともに、

複数個に分割したトランジスタ同士のゲート電極を共通 化して同時駆動することを特徴とする表示駆動装置。

【請求項2】前記表示部は液晶セル内にマトリクス状に 10 画素が形成された液晶表示パネルであって、

前記表示駆動回路は前記各画素に表示信号を供給する信 号側駆動回路を有し、該信号側駆動回路に含まれたトラ イステート回路を構成する各トランジスタを複数個のト ランジスタに分割し、

該複数個のトランジスタのソースもしくはドレインを直 列に接続するとともに、

複数個に分割したトランジスタ同士のゲート電極を共通 化して同時駆動することを特徴とする請求項1記載の表 示駆動装置。

【請求項3】前記表示部は液晶セル内にマトリクス状に 画素が形成された液晶表示パネルであって、

前記表示駆動回路は前記各画素に走査信号を供給する走 査側駆動回路を有し、該走査側駆動回路に含まれたバッ ファ回路を構成する各トランジスタを複数個のトランジ スタに分割し、

該複数個のトランジスタのソースもしくはドレインを直 列に接続するとともに、

複数個に分割したトランジスタ同士のゲート電極を共通 化して同時駆動することを特徴とする請求項1記載の表 30 示駆動装置。

【請求項4】前記トランジスタは、

nMOSトランジスタとpMOSトランジスタとを対に して構成した相補型のCMOSトランジスタであること を特徴とする請求項1から請求項3までの何れかに記載 の表示駆動装置。

【請求項5】前記トランジスタの半導体領域は、

少なくとも2つの高濃度不純物領域と、この高濃度不純 物領域の間に存在する複数のチャネル領域と、前記高濃 度不純物領域と前記チャネル領域との間に低濃度不純物 40 領域とを有し、

前記各チャネル領域に対応する位置に絶縁層を介してそ れぞれ共通化されたゲート電極が形成されていることを 特徴とする請求項1から請求項4までの何れかに記載の 表示駆動装置。

【請求項6】前記各チャネル領域間は、

低濃度不純物領域で形成されていることを特徴とする請 求項5記載の表示駆動装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、表示駆動装置に関 し、詳細には、複数のトランジスタを直列に接続して共 通のゲート電極で駆動するマルチゲート構造のトランジ スタを用いた表示駆動装置に関する。

[0002]

【従来の技術】表示駆動装置には、例えば、液晶を駆動 して表示制御を行う液晶駆動装置などがある。この液晶 駆動装置の場合は、表示形態によってセグメント方式と マトリクス方式とに分けることができる。マトリクス方 式のものは、画像を表示する用途として液晶テレビ、バ ソコン、ワープロ等の表示装置に用いられている。そし て、マトリクス方式には、単純マトリクス方式とアクテ ィブマトリクス方式とがあるが、高画質である上、クロ ストーク現象のないアクティブマトリクス方式が注目さ れている。

【0003】アクティブマトリクス方式の液晶駆動装置 は、1 画素毎に設けた液晶駆動素子により、その画素の 液晶部分に電圧を印加して画像を表示するものである。 この液晶駆動素子としては、薄膜トランジスタ(TF T: Thin Film Transistor) が近年急速に普及しつつあ る。この薄膜トランジスタは、以前のシリコン単結晶基 板上に作られたMOSトランジスタのもつ欠点、すなわ ち、表示画面の寸法に制限があること、透過型にできな いこと等を克服する液晶駆動素子として開発されたもの である。この薄膜トランジスタは、ガラス等の基板上に 形成された半導体薄膜の所定領域に不純物を注入してト ランジスタを形成するものである。特に、液晶表示装置 用の半導体薄膜の素材としては、セレン化カドミウム、 多結晶シリコン、アモルファスシリコン等が用いられ

【0004】そして、従来、液晶表示装置などのドライ バ回路をガラス基板上に薄膜トランジスタ(TFT)を 使って一体構成する場合は、通常はCMOS (Compleme nta-ry Metal Oxide Semiconductor) 回路が用いられ ている。このCMOS回路は、電子によって電流を運ぶ nMOSトランジスタと、正孔によって電流を運ぶpM OSトランジスタとを対にした相補型のトランジスタ回 路である。

【0005】例えば、図7は、従来のCMOSインバー 夕回路1の構成を示す図である。図7に示すように、C MOSインバータ回路1は、電源(Vdd)とグラウンド (GND) との間にpMOS2とnMOS3の二種類の トランジスタのソースもしくはドレインが直列に接続さ れて構成されている。

【0006】そして、図8は、図7のCMOSインバー 夕回路1の断面構成図である。図8に示すように、ガラ ス基板4上に所定膜厚の下地絶縁膜5が形成され、その 上のnMOSトランジスタ形成領域とpMOSトランジ スタ形成領域とにそれぞれ選択的に半導体層6、7が形 50 成されている。

20

【0007】この半導体層6、7上には、順次イオン注 入用マスクを形成して、不純物や不純物濃度の異なる領 域が形成されるようにn型、あるいは、p型の不純物イ オンをドーピングする。具体的には、61、65がn型 高濃度不純物注入領域、62、64がn型低濃度不純物 注入領域、63が真性半導体領域であってチャネル領域 となる。また、71、75は、p型高濃度不純物注入領 域、72、74は、p型低濃度不純物注入領域、73 は、真性半導体領域であってチャネル領域となる。この ように、図8では、半導体層6、7内に段階的に濃度の 10 異なる不純物領域を形成する、いわゆる、低濃度イオン 注入ドレイン(LDD)構造が採用されている。もっと も、図8の構造では、レジストパターンの形成が容易で あることから、ソース領域もLDD構造を採っている。 このLDD構造の採用は、薄膜トランジスタのPN接合 部分、すなわち、電極が接続された高濃度不純物領域と チャネル領域との間に低濃度不純物領域が形成されてい

【0008】さらに、上記した下地絶縁膜5と半導体層 6、7の表面は、それらを覆うようにゲート絶縁膜8が 全面に形成され、そのゲート絶縁膜8上の所定位置にゲ ート電極9がそれぞれ選択的に形成され、そのゲート電 極9上には、ゲート電極9を覆って表面を平坦化するよ うに層間絶縁膜10が形成されている。

るため、PN接合部分の電界強度が小さくなって、オフ

電流(リーク電流)を減少させることが可能となる。

【0009】次いで、ソース・ドレイン電極を形成する ため、前記層間絶縁膜10と前記ゲート絶縁膜8とを貫 いて半導体層6、7の所定位置に到達するコンタクトホ ールが異方性エッチングによって形成される。そして、 各コンタクトホール内には、それぞれアルミニウム (A 30 1) 等からなるソース・ドレイン電極11が埋め込まれ て配線されることにより、図7に示すCMOSインバー 夕回路1が形成される。

【0010】上記図7及び図8に示すCMOSインバー 夕回路1は、IN(入力)が「0」のときに、nMOS トランジスタ3がオフし、pMOSトランジスタ2がオ ンして電源Vddから「1」がOUT(出力)される。ま た、入力が「1」のときは、pMOSトランジスタ2が オフし、nMOSトランジスタ3がオンすることでグラ ウンドから「0」が出力される。このように、CMOS インパータ回路は、入力される論理とは反対の論理を出 力することができる。

【0011】また、従来のCMOSトランジスタは、上 記したインパータ回路以外にも、CMOSトランジスタ を組み合わせて用いることにより、表示駆動装置を構成 するのに必要なラッチ回路、アンド回路、ナンド回路、 あるいは、トライステート回路等を構成することができ る。

[0012]

うな従来の表示駆動装置にあっては、TFTで構成され たCMOSトランジスタの動作周波数を「fiとし、負 荷容量を「C」とし、電源電圧を「Vdd」とし、リーク 電流を「IL」とした場合、次式によってCMOSトラ ンジスタの消費電力を表わすことができる。

【00.13】W(消費電力) = f · C · Vdd (動的な消 費電力) + I L・Vdd (静的な消費電力)

従来のTFTで構成されたСMOSトランジスタは、図 8に示すように、半導体層6、7にLDD構造を採用す ることによって、リーク電流の減少を図っているが、依 然としてリーク電流「IL」の値が小さくならず、多数 のCMOSトランジスタで構成された表示駆動装置全体 の消費電力のうち、リーク電流(静的な消費電力)の占 める割合が大きくならざるを得ないという問題があっ た。

【0014】また、液晶表示装置等に使用される薄膜ト ランジスタに要求される性能は、液晶を駆動するに十分 なオン電流が得られること、および、オフ状態における 保持特性を良くするためにオフ電流(リーク電流)が極 カ少ないことである。ところが、十分なオン電流を得る ために、チャネル長を短くして、チャネル幅を大きくす ると、PN接合部分の電界強度が大きくなるため、オフ 電流が増加するという二律背反の現象が生じる。

【0015】そこで、従来より、半導体薄膜に直列接続 した複数の薄膜トランジスタを形成してチャネル長を分 割し、各チャネル毎にゲート電極を設けたマルチゲート 構造の薄膜トランジスタが用いられている。

【0016】しかしながら、このマルチゲート構造の薄 膜トランジスタは、オフ電流を少なくしようとすればそ れだけゲート数を増加させねばならず、ゲート数の増加 にともなってトランジスタの実装面積も増加するという 問題がある。

【0017】特に、液晶駆動回路を構成する多数の薄膜 トランジスタからなるСМОS全てをマルチゲート構造 とすると、回路面積の増加が一層大きくなるという問題 がある。

【0018】そこで、本発明は、上記課題に鑑みてなさ れたものであって、回路面積の増加を最小限に抑えつ つ、トランジスタの静的な消費電力であるリーク電流を 小さくして全体の消費電力を低減することが可能な表示 駆動装置を提供することを目的としている。

[0019]

【課題を解決するための手段】請求項1記載の表示駆動 装置は、表示部に所定の駆動電圧を印加して表示制御を 行う表示駆動回路を備えた表示駆動装置であって、前記 表示駆動回路の少なくとも最終段に使用される各トラン ジスタをそれぞれ複数個のトランジスタに分割し、該複 数個のトランジスタのソースもしくはドレインを直列に 接続するとともに、複数個に分割したトランジスタ同士 【発明が解決しようとする課題】しかしながら、このよ 50 のゲート電極を共通化して同時駆動することを特徴とす

る。

【0020】ここで、上記したように、複数個のトランジスタのソースもしくはドレインを直列に接続し、その複数個のトランジスタのゲート電極を共通化して同時駆動する構造をマルチゲート構造という。本発明では、このマルチゲート構造のトランジスタを表示駆動回路の少なくとも最終段に用いたものである。

【0021】従って、マルチゲート構造のトランジスタを採用した場合は、チャネル長を短く分割することにより、個々のトランジスタにおけるPN接合部分の電界強 10度が分散されることとなり、その結果オフ電流を減少させることができる。特に、表示駆動回路の最終段では、駆動能力を高くして十分なオン電流を得るために大電流となることから、少なくともこの部分のトランジスタをマルチゲート構造とすることにより、効果的にオフ電流を減少させることができる。

【0022】また、請求項1記載の表示駆動装置は、例えば、請求項2に記載されているように、前記表示部は液晶セル内にマトリクス状に画素が形成された液晶表示パネルであって、前記表示駆動回路は前記各画素に表示 20信号を供給する信号側駆動回路を有し、該信号側駆動回路に含まれたトライステート回路を構成する各トランジスタを複数個のトランジスタに分割し、該複数個のトランジスタのソースもしくはドレインを直列に接続するとともに、複数個に分割したトランジスタ同士のゲート電極を共通化して同時駆動するようにしてもよい。

【0023】従って、表示駆動回路である信号側駆動回路の最終段に位置するトライステート回路のトランジスタのみをマルチゲート構造としたため、効果的にオフ電流を減少させることができるとともに、マルチゲート構30造をトライステート回路に限定して用いているため、回路面積の増加を最小限に抑えることができる。

【0024】また、請求項1記載の表示駆動装置は、例えば、請求項3に記載されるように、前記表示部は液晶セル内にマトリクス状に画素が形成された液晶表示パネルであって、前記表示駆動回路は前記各画素に走査信号を供給する走査側駆動回路を有し、該走査側駆動回路に含まれたバッファ回路を構成する各トランジスタを複数個のトランジスタに分割し、該複数個のトランジスタのソースもしくはドレインを直列に接続するとともに、複数個に分割したトランジスタ同士のゲート電極を共通化して同時駆動するようにしてもよい。

【0025】従って、表示駆動回路である走査側駆動回路の最終段に位置するバッファ回路のトランジスタのみをマルチゲート構造としたため、効果的にオフ電流を減少させることができるとともに、マルチゲート構造をバッファ回路に限定して用いているため、回路面積の増加を最小限に抑えることができる。

【0026】また、請求項1から請求項3までの何れかの表示駆動装置のトランジスタは、例えば、請求項4に 50

記載されるように、nMOSトランジスタとpMOSトランジスタとを対にして構成した相補型のCMOSトランジスタであってもよい。

【0027】従って、CMOSトランジスタは、nMOSトランジスタとpMOSトランジスタとを対にして構成されているため、入力されるゲート電圧に対してnMOSトランジスタの一方がオンすると、他方が必ずオフする構造であるため、消費電流が少ない上、適正な出力レベルが得られる。

【0028】また、請求項1から請求項4までの何れかの表示駆動装置のトランジスタの半導体領域は、例えば、請求項5に記載されるように、少なくとも2つの高濃度不純物領域と、この高濃度不純物領域の間に存在する複数のチャネル領域と、前記高濃度不純物領域と前記チャネル領域との間に低濃度不純物領域とを有し、前記各チャネル領域に対応する位置に絶縁層を介してそれぞれ共通化されたゲート電極が形成されるようにしてもよい。

【0029】従って、上記表示駆動装置のトランジスタ は、マルチゲート構造の採用に加えて、低濃度イオン注 入ドレイン(LDD)構造を採用しているため、トラン ジスタのPN接合部分、すなわち、ソース・ドレイン電 極が接続された高濃度不純物領域と複数のチャネル領域 との間に低濃度不純物領域を有し、PN接合部分の電界 強度を小さくすることにより、トランジスタの面積増大 を伴うことなく、オフ電流を一層減少させることが可能 であり、消費電力を低減することができる。なお、トラ ンジスタのマルチゲート構造は、ゲート電極が2個の場 合をデュアルゲート、3個の場合をトリプルゲート、4 個の場合をクワッドゲートといい、ゲート電極数は5個 以上であってもよい。そして、オフ電流の減少効果は、 上記したデュアルゲートよりもゲート数の多いトリプル ゲートの方が顕著に減少している。しかし、ゲート数を 増加させると回路面積の増大を招くことになるが、LD D構造と組み合わせることによって、トランジスタの面 積増大を伴うことなくオフ電流を減少させることができ る。

【0030】また、請求項5記載の表示駆動装置の各チャネル領域間は、例えば、請求項6に記載されているように、低濃度不純物領域で形成するようにしてもよい。 【0031】従って、マルチゲート構造のトランジスタの各チャネル領域間を低濃度不純物領域のみで形成しても、LDD構造によるオフ電流の減少効果が得られ、消費電力が低減できる。

[0032]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて説明する。

【0033】図1~図6は、本発明の表示駆動装置に係る実施の形態例を示す図であり、ここでは、ガラス基板上に液晶駆動回路と画素部の各画素毎に薄膜トランジス

6

夕(TFT)からなるスイッチング素子を一体形成し て、駆動回路一体型液晶表示装置として実施したもので ある。そして、本実施の形態では、上記した液晶駆動回 路の最終段のトランジスタをデュアルゲート構造からな るCMOSトランジスタで構成したものである。

【0034】まず、構成を説明する。

【0035】図1は、液晶駆動回路の最終段を構成する デュアルゲート構造のCMOSトランジスタからなるイ ンバータ回路21を示す図である。図1のインバータ回 路21は、図7に示す従来のCMOSトランジスタから 10 なるインバータ回路1のnMOSトランジスタ2とpM OSトランジスタ3をそれぞれ2個に分割し、ゲート電 極を共通化したものである。すなわち、図1のインバー 夕回路21は、pMOSトランジスタ22、23とnM OSトランジスタ24、25とで構成されており、電源 (Vdd) とグラウンド (GND) との間にpMOSトラ ンジスタ22、23とnMOSトランジスタ24、25 のソースもしくはドレインを直列に接続して構成し、こ れらのトランジスタ22~25までのゲート電極31、 32同士を接続して共通化している。そして、上記した 20 共通のゲート電極をインパータ回路21の入力端子(I N) とし、上記したpMOSトランジスタ23とnMO Sトランジスタ24との接続部を出力端子(OUT)と している。

【0036】本実施の形態のように、デュアルゲート構 造のトランジスタを採用した場合は、トランジスタのチ ヤネル長が短く分割されたことによって、個々のトラン ジスタにおけるPN接合部分の電界強度が分散された結 果、トランジスタのオフ電流を減少させることができ

【0037】次に、図2は、図1のCMOSインパータ 回路21の断面構成図である。図2に示すように、ガラ ス基板26の表面の全面にわたって所定膜厚の下地絶縁 膜27が形成されている。この下地絶縁膜27の表面に は、異なる複数の領域で構成されたnMOSトランジス 夕形成領域とpMOSトランジスタ形成領域からなる薄 膜半導体層28、29が選択的に形成されている。

【0038】この薄膜半導体層28、29は、図示しな い複数のイオン注入用のマスクが形成されて、部分的に 不純物、およびその不純物濃度の異なる複数の領域を形 40 成するべくn型、あるいは、p型の半導体を構成する不 純物イオンがドーピングされる。

【0039】具体的には、281、287がn型高濃度 不純物注入領域であって、282、284、286は、 n型低濃度不純物注入領域、283、285は、不純物 が注入されない真性半導体領域であってチャネル領域と なる。

【0040】また、291、297は、p型高濃度不純 物注入領域、292、294、296は、p型低濃度不

い真性半導体領域であってチャネル領域となる。

【0041】このように、図2に示すCMOSインバー 夕回路21では、上記したデュアルゲート構造に加え て、薄膜半導体層28、29内に段階的に濃度の異なる 不純物領域を形成した、いわゆる、低濃度イオン注入ド レイン(LDD)構造を採用している。もっとも、図2 に示すLDD構造は、ドレイン領域だけでなく、ソース 領域もLDD構造を採っている。このLDD構造の採用 は、薄膜トランジスタのPN接合部分、すなわち、電極 が接続された高濃度不純物領域とチャネル領域との間に 低濃度不純物領域が形成されているため、PN接合部分 の電界強度が小さくなって、オフ電流(リーク電流)を 減少させることが可能となる。

【0042】このように、本実施の形態では、デュアル ゲート構造とLDD構造とを組み合わせることにより、 回路面積の増加を最小限に抑えつつ、液晶駆動回路を構 成する薄膜トランジスタの静的な消費電力 (オフ電流) を減少させて、液晶駆動回路全体の消費電力を低減でき るようにしたものである。

【0043】再び、図2に戻って、薄膜半導体層28、 29の表面は、さらにゲート絶縁膜30で全面が覆わ れ、このゲート絶縁膜30の表面の各チャネル領域28 3、285、293、295に相当する位置にゲート電 極31、32が形成されている。そして、ゲート絶縁膜 30およびゲート電極31、32は、層間絶縁膜33で 覆われている。

【0044】次いで、上記した薄膜半導体領域28、2 9の両端の高濃度不純物領域281、287、291、 297の上部のゲート絶縁膜30および層間絶縁膜33 には、ソース・ドレイン電極を形成するため、コンタク トホールが異方性エッチングによって形成され、そのコ ンタクトホール内には、それぞれアルミニウム (A1) 等からなるソース・ドレイン電極34が埋め込まれて、 図1に示すように配線されることにより、СМОSイン バータ回路21が形成される。

【0045】上記した図1及び図2のCMOSインバー 夕回路 2 1 は、IN (入力) が「0」のときに、n M O S24、25がオフし、pMOS22、23がオンして 電源Vddから「1」がOUT(出力)される。また、入 力が「1」のときは、pMOS22、23がオフし、n MOS24、25がオンすることでグラウンドから

「O」が出力される。このように、CMOSインバータ 回路21は、入力される論理とは反対の論理が出力され

【0046】上記したように、本実施の形態では、マル チゲート構造にLDD構造を加えたCMOSインパータ 回路21を使って、液晶駆動回路の最終段の薄膜トラン ジスタを構成するようにしている。これは、液晶駆動回 路の最終段では、駆動能力を高くして十分なオン電流を 純物注入領域、293、295は、不純物が注入されな 50 得るために大電流となることから、少なくともこの部分

30

のトランジスタをマルチゲート構造とすることによっ て、効果的にオフ電流を減少させることができるためで ある。

【0047】本実施の形態では、液晶駆動回路の最終段 の薄膜トランジスタを図1および図2に示すように、デ ュアルゲート構造としたが、これに限定されず、複数の ゲート電極を持つマルチゲート構造であればよい。例え ば、ゲート電極が3個の場合は、トリプルゲート構造、 4個の場合は、クワッドゲート構造と称される。このゲ ート電極数と薄膜トランジスタのオフ電流の減少効果 は、ゲート電極数が増えるにしたがって顕著に減少する が、やみくもにゲート数を増加させるだけでは、回路面 積の増大を招くことになる。

【0048】このため、本実施の形態では、上記したマ ルチゲート構造を液晶駆動回路の最終段の薄膜トランジ スタに限定するとともに、後述するLDD構造を組み合 わせることによって、トランジスタの面積増大を最小限 に抑えつつ、オフ電流の減少効果を得るようにしてい

【0049】次に、図3は、本実施の形態に係る駆動回 20 る。 路一体型TFT-LCD41の概略構成図である。この 駆動回路一体型TFT-LCD41は、ガラス基板45 上に液晶表示パネル(TFT-LCD: Thin Film Tran sistor-Liquid Crystal Display) 42と、液晶表示パ ネル42にマトリクス状に配置された各画素のスイッチ ング素子を駆動するゲートドライバ43と、ドレインド ライバ44とをCOG (Chip On Glass) 技術により一 体形成している。

【0050】そして、図4は、図3の液晶駆動回路と液 晶表示パネルの具体例の一部を示す図である。

【0051】図4に示す液晶表示パネル42では、各画 素毎に接続されたTFTと、そのTFTが画素電極を介 してコモン電極との間で液晶容量しCを形成している。 そして、ゲートドライバ43からは、各ゲートラインG 1、G2、G3、……に走査信号を順次印加して各走査 ラインに接続されたTFTのゲートを駆動して、選択状 態と非選択状態とを作り出す。ここで、ゲートドライバ 43によって選択状態とした走査ライン上のTFTは、 ドレインドライバ44から各ドレインラインD1、D 2、……に対して表示信号が印加されると、選択状態に 40 ある画素電極に駆動電圧が印加されて、コモン電極との 間の電位差によって液晶が駆動され、表示制御が行われ る。

【0052】本実施の形態では、液晶駆動回路であるド レインドライバ44とゲートドライバ43の構成に特徴 があるため、ドレインドライバとゲートドライバに分け てそれぞれの構成と動作を説明する。

【0053】 (ドレインドライバ) 図4に示すように、 ドレインドライバ44は、データ用シフトレジスタ52 ート回路TS101、TS102とで構成されている。 【0054】データ用シフトレジスタ52は、外部回路 51から水平同期信号のHおよび水平用クロック信号C PHが入力され、水平同期信号のHを水平用クロック信 号CPHによって順次シフトしながら、各出力端子DS R1、DSR2からそれぞれラッチ回路LA101、L A102の制御端子Lに対して、映像信号をラッチする ためのラッチ信号を出力する。

【0055】ラッチ回路LA101、LA102は、各 ドレインラインD1、D2、…に対応した数だけ設けら れ、その入力端子Iは映像信号ラインL100に接続さ れていて、この映像信号ラインL100には外部回路5 1から2値映像信号DATAが印加されるとともに、上 記したデータ用シフトレジスタ52から制御端子しにラ ッチ信号が入力される。映像信号ラインL100から入 力されるシリアルの2値映像信号DATAは、各ラッチ 回路LA101、LA102に入力されるラッチ信号の タイミングでデータをラッチして、そのラッチデータが 出力端子Oから次段のトライステート回路に出力され

【0056】トライステート回路TS101、TS10 2は、ドレインドライバ44の最終段に各ドレインライ ンD1、D2、……に対応した数だけ配置され、上記し たラッチ回路のラッチデータに基づいて、液晶を交流駆 動するための液晶駆動電圧を生成する回路である。トラ イステート回路TS101、TS102の制御端子は、 それぞれラッチ回路LA101、LA102の出力端子 〇に接続されるとともに、各トライステート回路の正電 源端子および負電源端子には、出力用正電源 VOHおよび 出力用負電源VOLが接続されている。そして、各トライ ステート回路TS101、TS102、……の出力端子 には、それぞれドレインラインD1、D2、……が接続 され、各TFTを介して画素電極に液晶駆動電圧が供給 される。

【0057】図5は、図4のラッチ回路LA101とト ライステート回路TS101の具体的構成例を示す図で ある。図5に示すラッチ回路LA101は、トランスフ ァーゲートTG1、TG2と、インバータIN1、IN 2、 IN 3 とを備えている。

【0058】そして、上記したデータ用シフトレジスタ 52の出力端DSR1は、トランスファーゲートTG1 のP側制御端子およびトランスファーゲートTG2のN 側制御端子に接続されるとともに、インパータ IN1を 介してトランスファーゲートTG1のN側制御端子およ びトランスファーゲートTG2のP側制御端子に接続さ れている。そして、トランスファーゲートTG1の第1 の非制御端子は映像信号ラインL100に接続され、こ のトランスファーゲートTG1の第2の非制御端子はイ ンパータIN2、IN3を直列に介してトランスファー と、ラッチ回路LA101、LA102と、トライステ 50 ゲートTG2の第1の非制御端子に接続され、このトラ

30

11

ンスファーゲートTG2の第2の非制御端子はトランス ファーゲートTG1の第2の非制御端子に接続されてい

【0059】次に、図5に示すトライステート回路TS 101は、インパータIN4、IN5、IN6と、トラ ンジスタTR1~TR10とを備えている。ここでは、 上記トランジスタは、TR1、TR2、TR4、TR 7、TR8がpMOSトランジスタであって、TR3、 TR5、TR6、TR9、TR10がnMOSトランジ スタで構成されている。

【0060】そこで、上記したラッチ回路LA101の インバータIN2とIN3の接続部からは、トライステ ート回路TS101のインパータIN4、IN5、IN 6を直列に介してpMOSトランジスタTR1およびn MOSトランジスタTR5のそれぞれのゲートに接続さ れる。

【0061】また、前記インバータIN5とIN6の接 続部は、pMOSトランジスタTR2およびnMOSト ランジスタTR3のそれぞれのゲートに接続される。

【0062】さらに、pMOSトランジスタTR4およ 20 びnMOSトランジスタTR6のそれぞれのゲートは、 フレーム信号 of が入力されるフレーム信号ライン55 に接続される。

【0063】そして、前記pMOSトランジスタTR1 のソースは、正電源VCCに接続され、ドレインがpMO SトランジスタTR2のソースに接続される。さらに、 このpMOSトランジスタTR2のドレインは、nMO SトランジスタTR3のドレインに接続され、このnM OSトランジスタTR3のソースは、グラウンドに接地

【0064】また、前記pMOSトランジスタTR4 は、ソースが正電源VCCに接続され、ドレインがnMO SトランジスタTR5のドレインに接続される。このn MOSトランジスタTR5のソースは、さらに、nMO SトランジスタTR6のドレインに接続され、このnM OSトランジスタTR6のソースは、グラウンドに接地 される。

【0065】そして、前記pMOSトランジスタTR1 とTR4のドレイン同士が接続されるとともに、デュア ルゲート構造のCMOSインバータ回路56のpMOS 40 トランジスタTR7およびTR8の共通化されたゲート 電極に接続される。

【0066】また、前記pMOSトランジスタTR2の ドレインは、nMOSトランジスタTR5のソースが接 続されるとともに、デュアルゲート構造のCMOSイン パータ回路56のnMOSトランジスタTR9およびT R10の共通化されたゲート電極に接続される。

【0067】そして、前記CMOSインバー夕回路56 のpMOSトランジスタTR7のソースは、出力用正電 インがデータラインD1に接続されるとともに、nMO SトランジスタTR9のドレインに接続され、nMOS トランジスタTR10のソースは、出力用負電源VOLに 接続される。

【0068】本実施の形態に係るドレインドライバ44 の特徴的な構成は、液晶駆動回路であるドレインドライ バ44の最終段に配置されたトライステート回路TS1 01に、トランジスタTR7~TR10を使って、デュ アルゲート構造(いわゆる、マルチゲート構造)からな るCMOSインバータ回路56を形成したことにある。 これにより、通常のCMOSインバー夕回路を使ったば 場合よりもチャネル長が短く分割され、個々のトランジ スタにおけるPN接合部分の電界強度が分散されて、ト ランジスタのオフ電流を減少させることができる。特 に、本実施の形態では、駆動能力を十分高めて、十分な オン電流を得るために大電流を流すドレインドライバ4 4の最終段にのみデュアルゲート構造を採用したため、 回路面積の増大を最小限に止めつつ、効果的にオフ電流 を減少させるようにしたものである。

【0069】次に、動作を説明する。

【0070】図4に示すデータ用シフトレジスタ52 は、外部回路51から水平同期信号のHおよび水平用ク ロック信号CPHが入力されて信号DSR1を出力し、 ラッチ回路LA101の制御端子Lに供給する。また、 ラッチ回路LA101の入力端子Iには、映像信号DA TAが供給される。

【0071】図5では、データ用シフトレジスタ52か らの出力信号DSR1がロー(Low)レベルになった 時、インバータIN1の出力はハイ(High) レベル になるため、トランスファーゲートTG1はオンにな り、映像信号DATAが取り込まれ、データ用シフトレ ジスタ52の出力信号DSR1がハイレベルになった 時、インバータIN1の出力はローレベルになるため、 トランスファーゲートTG1はオフになるとともに、ト ランスファーゲートTG2オンとなり、映像信号DAT Aが記憶される。

【0072】そこで、前記映像信号DATAがローレベ ルの場合について説明する。

【0073】ローレベルの映像信号DATAは、インバ ータIN2、IN4、IN5を介してハイレベルとな り、pMOSトランジスタTR2およびnMOSトラン ジスタTR3のそれぞれのゲートに供給されるため、p MOSトランジスタTR2がオフ、nMOSトランジス タTR3がオンとなる。また、ローレベルの映像信号D ATAは、インパータIN2、IN4、IN5、IN6 を介してローレベルとなり、pMOSトランジスタTR 1およびnMOSトランジスタTR5のそれぞれのゲー トに供給されるため、pMOSトランジスタTR1がオ ン、nMOSトランジスタTR5がオフとなる。nMO 源VOHに接続され、pMOSトランジスタTR8のドレ 50 SトランジスタTR3がオンすることにより、nMOS

トランジスタTR9およびTR10のゲートが接地されてオフとなる。また、pMOSトランジスタTR1がオンすることにより、pMOSトランジスタTR7およびTR8は、ゲートに正電源VCCが供給されてオフとなる。したがって、データラインD1には、出力用正電源VOHおよび出力用負電源VOLは供給されない。

【0074】次に、前記映像信号DATAがハイレベルで、フレーム信号 ϕ fがハイレベルの場合について説明する。

【0075】ハイレベルの映像信号DATAは、インパ 10 ータIN2、IN4、IN5を介してローレベルとな り、pMOSトランジスタTR2およびnMOSトラン ジスタTR3のそれぞれのゲートに供給されるため、p MOSトランジスタTR2がオン、nMOSトランジス タTR3がオフとなる。また、ハイレベルの映像信号D ATAは、インパータIN2、IN4、IN5、IN6 を介してハイレベルとなり、pMOSトランジスタTR 1およびnMOSトランジスタTR5のそれぞれのゲー トに供給されるため、pMOSトランジスタTR1がオ フ、nMOSトランジスタTR5がオンとなる。また、 ハイレベルのフレーム信号 of が p M O S トランジスタ TR4およびnMOSトランジスタTR6のそれぞれの ゲートに供給されるため、pMOSトランジスタTR4 がオフ、nMOSトランジスタTR6がオンとなる。n MOSトランジスタTR5およびnMOSトランジスタ TR6がオンすることにより、pMOSトランジスタT R7およびTR8はゲートが接地されてオンになるとと もに、nMOSトランジスタTR9およびTR10はゲ ートが接地されてオフとなる。したがって、pMOSト ランジスタTR7およびTR8がオンすることにより、 データラインD1には、出力用正電源VOHが供給され る。

【0076】次に、前記映像信号DATAがハイレベルでフレーム信号 ofがローレベルの場合について説明する。

【0077】ハイレベルの映像信号DATAは、インバータIN2、IN4、IN5を介してローレベルとなり、pMOSトランジスタTR2およびnMOSトランジスタTR3のそれぞれのゲートに供給されるため、pMOSトランジスタTR2がオン、nMOSトランジスタTR3がオフとなる。また、ハイレベルの映像信号DATAは、インバータIN2、IN4、IN5、IN6を介してハイレベルとなり、pMOSトランジスタTR1がオフ、nMOSトランジスタTR5のそれぞれのゲートに供給されるため、pMOSトランジスタTR1がオフ、nMOSトランジスタTR5がオンとなる。また、ローレベルのフレーム信号のfがpMOSトランジスタTR6のそれぞれのケートに供給されるため、pMOSトランジスタTR6のそれぞれのゲートに供給されるため、pMOSトランジスタTR74がオン、nMOSトランジスタTR6がオフとなる。p 50 端部Iに入力される。

MOSトランジスタTR4およびnMOSトランジスタTR5がオンすることにより、pMOSトランジスタTR7およびTR8は、ゲートに正電源VCCが供給されてオフとなるとともに、nMOSトランジスタTR9およびTR10はゲートに正電源VCCが供給されてオンとなる。したがって、nMOSトランジスタTR9およびTR10がオンすることにより、データラインD1には出力用負電源VOLが供給される。

【0078】このように、上記した実施の形態では、ドレインドライバ44の最終段に配置されたトライステート回路TS101に、トランジスタTR7~TR10を使ったデュアルゲート構造からなるCMOSインバータ回路56を設けたため、回路面積の増大を最小限に止めつつ、個々のトランジスタにおけるPN接合部分の電界強度が分散するので、効果的にオフ電流を減少させることができ、ドレインドライバ44の消費電力を低減することができる。

【0079】(ゲートドライバ)図4に示すように、ゲートドライバ43は、走査用シフトレジスタ53と、バッファ回路54とで構成されている。

【0080】走査用シフトレジスタ53は、外部回路51から垂直同期信号 の V および垂直用クロック信号 C P V が入力される。この垂直同期信号 の V および垂直用クロック信号 C P V により、走査用シフトレジスタ53は、複数のゲートラインに加える水平走査信号を生成し、各バッファ回路54で信号を増幅しながらゲートラインG1、G2、G3、……に順次印加して、液晶表示パネル42の各画素の薄膜トランジスタ(T F T)をオン/オフ駆動して水平走査を行っている。

0 【0081】図6は、図4の走査用シフトレジスタ53 とバッファ回路54の具体的構成例を示す図である。 【0082】図6にデオトラに、未本用シストレジスタ

【0082】図6に示すように、走査用シフトレジスタ53は、ラッチ回路61、62、63、64、……と、ナンド回路71、72、73、74、……とで構成されている。

【0083】ラッチ回路61、62、63、64は、外部回路51から入力される垂直同期信号 の V と反転垂直同期信号 の V とが制御信号入力端部 L と反転制御信号入力端部 L とに1つ置きに逆の位相で入力され、制御信号入力端部 L に「1」が入ると入力信号をスルーで出力し、「0」が入ると従前の入力信号をラッチする。

【0084】ラッチ回路61への入力信号は、入力端部Iに外部回路51から垂直用クロック信号CPVが入力されると、スルー状態とラッチ状態に応じた出力信号が出力端部Oと反転出力端部Oから出力され、ナンド回路71と次段のラッチ回路62の入力端部Iに入力される。

【0085】同様に、ラッチ回路62の出力信号は、ナンド回路71と72および次段のラッチ回路63の入力端部1に入力される。

【0086】そして、ナンド回路71は、ラッチ回路6 1とラッチ回路62のそれぞれの反転出力端部 Oから の反転出力が入力されて、その否定的論理積を出力す る。

【0087】上記と同様に、ラッチ回路63、64、… …と、ナンド回路73、74、……とが連続して接続さ れてシフトレジスタが構成され、各ナンド回路71~7 4、……からそれぞれ所定のタイミングで出力される否 定的論理積が次段のバッファ回路54に順次出力され る。

【0088】バッファ回路54は、ここでは、3個のイ ンバータ回路(例えば、81、91、101)がそれぞ れ従列接続されて構成されたもので、各ナンド回路から 入力される否定的論理積を各インバータ回路を介して順 次論理を反転しながら増幅され、各ゲートラインG1、 G2、G3、G4、……にそれぞれ出力される。

【0089】図6は、4ライン分のゲートラインに供給 するゲートドライバ43の一部の構成を説明したにすぎ ず、上記した各回路が垂直方向に配列されたライン数に 応じて配列されている。これにより、各ゲートラインを 20 所定の走査方式によってライン走査することにより、そ れぞれのゲートラインを選択状態、あるいは非選択状態 とするものである。

【0090】このように、本実施の形態に係るゲートド ライバ43の特徴的な構成は、液晶駆動回路であるゲー トドライバ43の最終段に配置されたバッファ回路54 の、一部のインパータ回路101~104を、図1およ び図2に示したデュアルゲート構造からなるCMOSイ ンバータ回路としたことにある。これにより、通常のC MOSインバータ回路よりもチャネル長が短く分割さ れ、個々のトランジスタにおけるPN接合部分の電界強 度が分散されて、トランジスタのオフ電流を減少させる ことができる。特に、本実施の形態では、駆動能力を十 分高めて、十分なオン電流を得るために大電流を流すゲ ートドライバ43の最終段にデュアルゲート構造を採用 したため、回路面積の増大を最小限に止めつつ、効果的 にオフ電流を減少させることができ、ゲートドライバ4 3の消費電力を低減することができる。

【0091】そして、上記したドレインドライバ44と ゲートドライバ43とは、ゲートドライバ43によって 40 消費電力を低減することができる。 液晶表示パネル42のゲートラインG1、G2、G3、 ……に順次水平走査信号を印加して選択状態とし、その 選択状態にある水平走査ライン上の各画素に対応した映 像信号をドレインドライパ44から各データラインD 1、D2、……を介して供給し、所定画素の薄膜トラン ジスタに信号電荷を伝送して液晶を駆動することによ り、表示が行われる。

【0092】以上、本発明者らによってなされた発明を 好適な実施の形態に基づいて具体的に説明したが、本発 要旨を逸脱しない範囲で種々変更可能であることはいう までもない。

【0093】例えば、上記実施の形態例では、デュアル ゲート構造のトランジスタで説明したが、トリプルゲー トやクワッドゲートのようにもっとゲート数が多くなれ ばオフ電流の低減効果を増大させることができる。この ため、トランジスタは、複数に分割して複数のゲート電 極を共通化した、いわゆる、マルチゲート構造であれば 良い。

10 【0094】また、上記実施の形態例では、ドレインド ライバ44の最終段に設けられた各トライステート回路 TS101、TS102、……の出力段部分にマルチゲ ート構造のCMOSインバータ回路56を配置したが、 これ以外の各トライステート回路内のトランジスタをマ ルチゲート構造としてもよい。

【0095】また、上記実施の形態例では、ゲートドラ イバ43の最終段に設けられたバッファ回路54の出力 段部分のインバータ回路101、102、103、10 4、……をマルチゲート構造のCMOSトランジスタで 構成したが、バッファ回路54内のインバータ回路全て をマルチゲート構造としてもよい。

【0096】また、上記実施の形態例では、マルチゲー ト構造にLDD構造を付加したトランジスタで説明した が、マルチゲート構造ではあるがLDD構造で無いトラ ンジスタで構成しても良い。

【0097】なお、上記実施の形態において、マルチゲ ート構造やLDD構造を採用したTFTは、液晶駆動回 路のTFTとしたが、もちろんこれに限定されるもので はなく、画素部を構成するTFTにも上記したマルチゲ 30 一ト構造やLDD構造を採用しても良い。

[0098]

【発明の効果】請求項1記載の表示駆動装置によれば、 マルチゲート構造のトランジスタを表示駆動回路の少な くとも最終段に用いている。この表示駆動回路の最終段 では、駆動能力を高くして十分なオン電流を得るために 大電流となることから、少なくともこの部分のトランジ スタをマルチゲート構造とすることにより、トランジス 夕のPN接合部分の電界強度が分散され、その結果、オ フ電流を減少させることができるので、表示駆動装置の

【0099】請求項2記載の表示駆動装置によれば、表 示駆動回路である信号側駆動回路の最終段に位置するト ライステート回路のトランジスタのみをマルチゲート構 造としたので、効果的にオフ電流を減少させることがで きるとともに、マルチゲート構造をトライステート回路 に限定したため、回路面積の増加を最小限に抑えること ができる。

【0100】請求項3記載の表示駆動装置によれば、表 示駆動回路である走査側駆動回路の最終段に位置するバ 明は上記実施の形態例に限定されるものではなく、その 50 ッファ回路のトランジスタのみをマルチゲート構造とし

17

たので、効果的にオフ電流を減少させることができると ともに、マルチゲート構造をバッファ回路に限定したた め、回路面積の増加を最小限に抑えることができる。

【0101】請求項4記載の表示駆動装置によれば、前記トランジスタをnMOSトランジスタとpMOSトランジスタとを対にした相補型のCMOSトランジスタとしたので、低消費電力化できるとともに、適正な出力レベルを得ることができる。

【0102】請求項5記載の表示駆動装置によれば、前記トランジスタの半導体領域に、上記マルチゲート構造 10に加えて、低濃度イオン注入ドレイン(LDD)構造を採用し、ソース・ドレイン電極が接続された高濃度不純物領域と複数のチャネル領域との間に低濃度不純物領域を有しているので、PN接合部分の電界強度が小さくなって、オフ電流をさらに減少させることができる。このため、マルチゲート構造のゲート数を増やすと回路面積が増大するが、LDD構造と組み合わせることによって、トランジスタの面積増大を最小限に抑えつつ、オフ電流を減少させることができる。

【0103】請求項6記載の表示駆動装置によれば、分 20 割したトランジスタの各チャネル領域間は、低濃度不純物領域を形成するようにしたので、LDD構造によるオフ電流の減少効果が得られ、消費電力を低減化することができる。

【図面の簡単な説明】

【図1】液晶駆動回路の最終段を構成するデュアルゲート構造のCMOSトランジスタからなるインバータ回路を示す図。

【図2】図1のCMOSインバータ回路の断面構成図。

【図3】本実施の形態に係る駆動回路一体型TFT-L 30 CDの概略構成図。

【図4】図3の液晶駆動回路と液晶表示パネルの具体例の一部を示す図。

【図5】図4のラッチ回路とトライステート回路の具体的構成例を示す図。


【図6】図4の走査用シフトレジスタとバッファ回路の 具体的構成例を示す図。


【図7】従来のCMOSインバータ回路の構成を示す図。


【図8】図7のCMOSインバータ回路の断面構成図。 【符号の説明】

110.10 ch (2.017)	
2 1	インバータ回路
22,23	p MOSトランジスタ
24, 25	n MOSトランジスタ
2 6	ガラス基板
2 7	下地絶縁膜
28, 29	薄膜半導体層
281,287	n型高濃度不純物注入領域
282, 284, 286	n型低濃度不純物注入領域
283,285	チャネル領域
291,297	p型高濃度不純物注入領域
292, 294, 296	p型低濃度不純物注入領域
293,295	チャネル領域となる。
3 0	ゲート絶縁膜
31, 32	ゲート電極
3 3	層間絶縁膜
3 4	ソース・ドレイン電極
4 2	液晶表示パネル
4 3	ゲートドライバ
4 4	ドレインドライバ
5 1	外部回路
5 2	データ用シフトレジスタ
5 3	走査用シフトレジスタ
5 4	バッファ回路
LA101, LA102	ラッチ回路
TS101, TS102	トライステート回路
TR7, TR8	pMOSトランジスタ
TR9, TR10	n MOSトランジスタ
81~104	インバータ回路

【図2】








•

【図6】



1N > OUT

1N OUT

0 1


1 0

【図7】

Vdd

to GateLine

【図8】



フロントページの続き

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

HO1L 29/78

· 技術表示箇所

6 1 4

6 1 6.A